招聘日益临近，在IC的路上不断学习，计划逐渐将笔记整理好发布到个站上，让自己能够看到努力的结果
往后将会陆续从以下方面进行更新
- 基本概念（组合&时序等）
- 逻辑门电路及概念
- Verilog相关
- 同步/异步FIFO
- 跨时钟域处理（CDC）
- 低功耗设计
- 静态时序分析
- 设计流程
- 逻辑综合
- IDE工具的使用（Modelsim、VCS、Verdi、DC）
- 脚本语言（TCL、Perl）
- AMBA总线协议（APB、AHB、AXI）
- 个人项目(加密模块设计、memory control模块设计)
- FPGA项目待整理